

PATENT ABSTRACTS OF JAPAN

(11) Publication number: **2003259383 A**

(43) Date of publication of application: **12.09.03**

(51) Int. Cl.  
**H04N 9/07**  
**G06F 3/153**  
**G06F 13/28**  
**G06T 1/60**  
**G09G 3/20**  
**G09G 3/36**

(21) Application number: **2002049631**

(71) Applicant: **MEGA CHIPS CORP**

(22) Date of filing: **26.02.02**

(72) Inventor: **SASAKI HAJIME**

(54) **DATA TRANSFER SYSTEM, DATA TRANSFER METHOD, AND DIGITAL CAMERA**


36.

COPYRIGHT: (C)2003,JPO

(57) Abstract:

**PROBLEM TO BE SOLVED:** To reduce the consumption of power by increasing the efficiency of transfer of data to a high definition display or a color field sequential display or the like thereby enhancing the efficiency of a frequency band of a memory bus.

**SOLUTION:** The data transfer system includes: a second output data processing section 22; a memory bus 17; a main memory 19; and a display interface 29, and further includes an external display driver circuit (data receiver) 30 for receiving data transferred from the second output data processing section 22 via the memory bus 17; the main memory 19; and the display interface 29. The second output data processing section 22 thins a received YUV 422 signal to convert the signal into primary image form data having only one component per one pixel and to provide an output. The external display driver circuit 30 supplies an RGB signal resulting from applying pixel interpolation, color space conversion, and digital/analog conversion to the received original image form data to the high definition display apparatus



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2003-259383

(P2003-259383A)

(43) 公開日 平成15年9月12日 (2003.9.12)

(51) Int.Cl. <sup>7</sup>	識別記号	F I	テマコード <sup>*</sup> (参考)
H 0 4 N 9/07		H 0 4 N 9/07	C 5 B 0 4 7
G 0 6 F 3/153	3 3 6	G 0 6 F 3/153	3 3 6 A 5 B 0 6 1
13/28	3 1 0	13/28	3 1 0 K 5 B 0 6 9
			3 1 0 Y 5 C 0 0 6
G 0 6 T 1/60	4 5 0	G 0 6 T 1/60	4 5 0 E 5 C 0 6 5
審査請求 未請求 請求項の数26 O L (全 23 頁) 最終頁に続く			

(21) 出願番号 特願2002-49631(P2002-49631)

(22) 出願日 平成14年2月26日 (2002.2.26)

(71) 出願人 591128453

株式会社メガチップス

大阪市淀川区宮原4丁目1番6号

(72) 発明者 佐々木 元

大阪市淀川区宮原4丁目1番6号 株式会

社メガチップス内

(74) 代理人 100089233

弁理士 吉田 茂明 (外2名)


最終頁に続く

(54) 【発明の名称】 データ転送システム、データ転送方法およびデジタル・カメラ

(57) 【要約】

【課題】 高品位ディスプレイや色面順次ディスプレイなどに対するデータ転送を高効率化させて、メモリ・バスの帯域の使用効率を改善し電力消費量の低減を図る。

【解決手段】 データ転送システムは、第2出力データ処理部22と、メモリ・バス17と、主メモリ19と、ディスプレイ・インターフェース29とを備えると共に、これらメモリ・バス17、主メモリ19およびディスプレイ・インターフェース29を介して第2出力データ処理部22から転送されるデータを受信する外部ディスプレイ・ドライバ回路(データ受信装置)30を備えている。第2出力データ処理部22は、入力するYUV422信号を間引いて1画素につき1成分のみを有する原画像形式データに変換して出力する。外部ディスプレイ・ドライバ回路30は、受信した原画像形式データに対して画素補間、色空間変換、D/A変換を施して得たRGB信号を高品位ディスプレイ36に供給する。



## 【特許請求の範囲】

【請求項 1】 画像データを出力するデータ出力装置と、このデータ出力装置から出力されたデータを伝送路を介して受信するデータ受信装置と、前記データ出力装置と前記データ受信装置間の前記伝送路を介したデータ転送を実行する転送制御部と、を備えて構成されるデータ転送システムであって、

前記データ出力装置は、

1 画素につき複数成分を有する入力画像データを間引いて 1 画素につき 1 成分のみを有する原画像形式データに変換して出力する間引き部と、

前記原画像形式データを前記伝送路に出力する出力制御部と、を有し、

前記データ受信装置は、前記データ出力装置から転送され受信した前記原画像形式データに対して各画素に欠けている成分を補間する画素補間処理を実行する画素補間部を有する、ことを特徴とするデータ転送システム。

【請求項 2】 請求項 1 記載のデータ転送システムであって、

前記データ出力装置から出力された前記原画像形式データを、前記データ受信装置へ転送する前に一時記憶するバッファ・メモリを更に備えるデータ転送システム。

【請求項 3】 請求項 2 記載のデータ転送システムであって、前記伝送路がメモリ・バスを含み、前記バッファ・メモリが前記メモリ・バスを介して直接アクセスされ得る主メモリである、データ転送システム。

【請求項 4】 請求項 1～3 の何れか 1 項に記載のデータ転送システムであって、前記データ受信装置は、前記画素補間部で画素補間を施された画像データの色空間を、当該画像データの出力先に合わせて変換する色空間変換部を更に備える、データ転送システム。

【請求項 5】 請求項 1～4 の何れか 1 項に記載のデータ転送システムであって、前記データ受信装置で画素補間された画像データの出力先を高品位ディスプレイとしたデータ転送システム。

【請求項 6】 請求項 1～4 の何れか 1 項に記載のデータ転送システムであって、前記データ受信装置で画素補間された画像データの出力先を色面順次ディスプレイとしたデータ転送システム。

【請求項 7】 請求項 6 記載のデータ転送システムであって、前記データ受信装置は、前記データ出力装置から転送された画素データをフレーム単位またはフィールド単位で交互に格納する 2 種類のバッファ領域と、前記 2 種類のバッファ領域のうち一方のバッファ領域に画素データを記憶している期間に他方のバッファ領域から記憶済みの画素データを色面順次形式で読み出して出力する書き込み／読み出し制御部と、から構成されるメモリ回路を更に備える、データ転送システム。

【請求項 8】 請求項 6 または 7 記載のデータ転送シ

テムであって、前記データ受信装置は、前記色面順次ディスプレイに出力する画像データのフレーム・レートを変換する手段を更に備える、データ転送システム。

【請求項 9】 請求項 5～8 の何れか 1 項に記載のデータ転送システムであって、前記データ受信装置は、各フレームが偶数番目ラインからなるフィールドと奇数番目ラインからなるフィールドとに分かれて転送されるインターレース形式の画像データをフレーム単位のプログレッシブ形式の画像データに変換する手段を更に備える、データ転送システム。

【請求項 10】 請求項 1～9 の何れか 1 項に記載のデータ転送システムであって、

前記データ出力装置は、前記入力画像データ中の着目画素と当該着目画素近傍の周辺画素との間の相関状態に対応する値をもつキー信号を算出して前記出力制御部に出力するキー信号算出部、を更に備えており、

前記データ受信装置における前記画素補間部は、前記データ出力装置から、前記原画像形式データと共に転送された前記キー信号を抽出し、該キー信号の値に応じて異なる前記画素補間処理を実行するものである、データ転送システム。

【請求項 11】 請求項 10 記載のデータ転送システムであって、

前記データ出力装置における前記出力制御部は、前記キー信号と前記原画像形式データとをビット結合して前記伝送路に出力する、データ転送システム。

【請求項 12】 請求項 10 記載のデータ転送システムであって、前記キー信号を前記原画像形式データの一部ビット位置に含めてなるデータ転送システム。

【請求項 13】 請求項 10～12 の何れか 1 項に記載のデータ転送システムであって、

前記キー信号算出部は、

前記入力画像データ中の着目画素と、当該着目画素に対して水平方向、垂直方向、右斜め方向および左斜め方向のうち少なくとも 2 方向に隣接する周辺画素の平均値との間の差分絶対値をそれぞれ算出する手段と、

複数の前記差分絶対値のうち最小の差分絶対値に対応して前記キー信号の値を設定する手段と、を有し、

前記画素補間部は、当該キー信号の値に対応する前記差分絶対値の算出時に用いた前記周辺画素の平均値を算出して前記画素補間処理に使用するものである、データ転送システム。

【請求項 14】 請求項 10～12 の何れか 1 項に記載のデータ転送システムであって、

前記キー信号算出部は、

前記入力画像データ中の着目画素と、当該着目画素に対して水平方向、垂直方向、右斜め方向および左斜め方向のうち少なくとも 2 方向に隣接する周辺画素との間の差分絶対値をそれぞれ算出する手段と、

複数の前記差分絶対値のうち最小の差分絶対値に対応し

10

20

30

40

50

て前記キー信号の値を設定する手段と、を有し、  
前記画素補間部は、当該キー信号の値に対応する差分絶対値の算出時に用いた前記周辺画素の値を選択して前記画素補間処理に使用するものである、データ転送システム。

【請求項 15】 請求項 10～12 の何れか 1 項に記載のデータ転送システムであって、

前記キー信号算出部は、

前記入力画像データ中の着目画素近傍の複数の周辺画素を用いた複数の種類の平均値を算出する手段と、

前記平均値の各々と当該着目画素との間の差分絶対値を最小とする当該平均値に対応して前記キー信号の値を設定する手段と、を有し、

前記画素補間部は、当該キー信号の値に対応する当該平均値の算出時に用いた当該周辺画素の平均値を算出して前記画素補間処理に使用するものである、データ転送システム。

【請求項 16】 請求項 10～12 の何れか 1 項に記載のデータ転送システムであって、

前記キー信号算出部は、

前記入力画像データの当該着目画素近傍の特徴線を検出する特徴線検出手段と、

検出された当該特徴線に応じて前記キー信号の値を設定する手段と、を有する、データ転送システム。

【請求項 17】 請求項 16 記載のデータ転送システムであって、前記特徴線検出手段として、縦線、横線、縦境界線、横境界線、斜線および斜め境界線の中から選択した単数または複数の前記特徴線を検出する空間フィルタを用いる、データ転送システム。

【請求項 18】 請求項 17 記載のデータ転送システムであって、前記画素補間部は、前記空間フィルタが前記縦線および前記横線の一方または双方を検出した場合に、当該着目画素に対して当該縦線または当該横線の方向に隣接する周辺画素を用いて前記画素補間処理を実行するものである、データ転送システム。

【請求項 19】 請求項 17 記載のデータ転送システムであって、前記画素補間部は、前記空間フィルタが前記斜線を検出した場合に、当該着目画素を含む当該斜線の両側の周辺画素を用いて前記画素補間処理を実行するものである、データ転送システム。

【請求項 20】 請求項 17 記載のデータ転送システムであって、前記画素補間部は、前記空間フィルタが前記縦境界線および前記横境界線の一方または双方を検出した場合に、当該着目画素に対して当該縦境界線および当該横境界線の双方向に隣接する周辺画素を用いて前記画素補間処理を実行するものである、データ転送システム。

【請求項 21】 請求項 17 記載のデータ転送システムであって、前記画素補間部は、前記空間フィルタが前記斜め境界線を検出した場合に、当該着目画素に隣接し且

つ当該斜め境界線の両側に位置する周辺画素を用いて前記画素補間処理を実行するものである、データ転送システム。

【請求項 22】 請求項 10～12 の何れか 1 項に記載のデータ転送システムであって、

前記キー信号算出部は、

前記入力画像データ中の当該着目画素近傍の複数の周辺画素の平均値を算出する手段と、

前記着目画素の値と前記平均値との差分値を算出する手段と、

前記差分値の下位 N ビット (N: 1 以上の自然数) を削除して得た値をもつ前記キー信号を生成する手段と、を有し、

前記画素補間部は、

当該周辺画素の平均値を算出する手段と、

前記キー信号に下位 N ビットを付加して得た値を前記平均値に加算することで前記画素補間処理を実行する手段と、を有する、ことを特徴とするデータ転送システム。

【請求項 23】 請求項 1～22 の何れか 1 項に記載のデータ転送システムを適用したデジタル・カメラであって、前記データ転送システムのデータ出力装置および転送制御部を搭載し、前記データ転送システムのデータ受信装置を搭載または外付けしているデジタル・カメラ。

【請求項 24】 データを出力するデータ出力工程と、該データ出力工程で出力されたデータを伝送路を介して転送するデータ転送工程と、該データ転送工程で転送されたデータを受信するデータ受信工程と、を備えて構成されるデータ転送方法であって、

前記データ出力工程は、

(a) 1 画素につき複数成分を有する入力画像データを間引いて 1 画素につき 1 成分のみを有する原画像形式データに変換する工程と、

(b) 前記工程 (a) で変換された原画像形式データを前記伝送路に出力する工程と、を有し、

前記データ受信工程は、

(c) 前記工程 (b) で出力され転送された前記原画像形式データを受信し、該原画像形式データに対して各画素に欠けている成分を画素補間する工程、を有する、ことを特徴とするデータ転送方法。

【請求項 25】 請求項 24 記載のデータ転送方法であって、

(d) 前記工程 (b) で出力され転送された前記原画像形式データを、前記工程 (c) で受信する前にバッファ・メモリに一時記憶させる工程、を更に備えるデータ転送方法。

【請求項 26】 請求項 24 または 25 記載のデータ転送方法であって、

前記データ出力工程は、

(e) 前記入力画像データ中の着目画素と当該着目画素

近傍の周辺画素との間の相関状態に対応する値をもつキー信号を算出する工程、を更に備えており、  
前記工程 (b) は、前記工程 (e) で算出されたキー信号を前記伝送路に出力する工程、を更に備えており、  
前記工程 (c) は、前記工程 (b) で前記原画像形式データと共に転送された前記キー信号を抽出し、該キー信号の値に応じて異なる画素補間を実行する工程、を備える、データ転送方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、デジタル・カメラなどの撮像デバイスで撮像した画像データを表示装置に転送するデータ転送システムおよびデータ転送方法に関する。

【0002】

【従来の技術】図27は、従来のデジタル・カメラ100の概略構成を示す機能ブロック図である。このデジタル・カメラ100においては、被写体（図示せず）から入射した光101は、レンズ群や光学フィルタを備えた光学系102を透過した後に、CCD撮像センサ103で検出される。CCD撮像センサ103は、入射光を光電変換してアナログ信号を生成し出力する。このCCD撮像センサ103から出力されたアナログ信号は、アナログ信号処理部104でゲイン調整などを施され、A/D変換器105でデジタル画像信号（原画像データ；Raw Image Data）に変換された後に、集積回路を構成する主回路107の主処理部111に出力される。

【0003】主処理部111においては、画像処理部112に投入した原画像データは、画素補間、輪郭強調、色空間変換などのデジタル画像処理を順次施された後、メモリ・バス110を介して、主メモリ108上のバッファ108aに転送され一時的に格納される。その後、CPU116は、バッファ108aに格納された画像データを読み出してソフトウェア処理を施したり、読出した画像データをデータ処理部115で高能率で圧縮符号化させ、カード・インターフェース113を介してICメモリに書き出ししたりするように制御できる。

【0004】また、被写体を動画像表示する動作時には、画像処理部112からは連続的にフレーム130が出力され、メモリ・バス110を介してバッファ108aに転送され格納される。CPU116は、そのバッファ108aに格納されたフレーム131を順次読み出してビデオ・エンコーダ114に転送し、デジタル・カメラ100の背面部などに搭載されるLCD（液晶ディスプレイ）117や、外部のテレビモニター（図示せず）や、外部の高品位ディスプレイ（HDTV；High Definition Television）126に表示させるべく制御できる。画像処理部112から出力されるデータの画像フォーマットは、YUV422形式やYUV420形式である。ここで、YUVxyz（x、y、zは自然数）形式

とは、輝度信号Yと色差信号U、Vとがx:y:zの比率でサンプリングされることを意味する。従って、YUV422形式の色差信号U、Vの各々のサイズは、輝度信号Yのサイズの半分である。ビデオ・エンコーダ114は、その種のYUV信号をオーバー・サンプリングしてYUV444形式の信号に変換し、更に、その信号をアナログRGB信号若しくはコンポジット信号などに交換して、LCD117に出力し、ケーブル118を介して外部のテレビモニターに出力する。

【0005】他方、高品位ディスプレイ126で動画像表示を行う場合は、バッファ108aから読み出されたデジタル原画像データは、ビデオ・エンコーダ114を経て外部ディスプレイ・ドライバ回路119に転送される。この外部ディスプレイ・ドライバ回路119は、入力データの画像フォーマットをYUV422形式からYUV444形式に変換するオーバー・サンプリング部120と、画像信号の色空間を変換する色空間変換部121と、デジタル画像信号を各成分毎にアナログHDTV信号へ変換して高品位ディスプレイ126に出力するD/A変換器123、124、125とを備えている。

【0006】

【発明が解決しようとする課題】高品位ディスプレイ126は、NTSC（National Television System Committee）規格などに基づいたLCD117やテレビモニターの通常解像度と比較して、ほぼ倍の有効走査線数と高い解像度を有する。従って、HDTV信号に対応したデジタル・カメラ100では、バッファ108aから読出されたフレームの転送レートが増大し、メモリ・バス110の帯域が圧迫され、画像処理効率が低下するという問題が発生し易い。また、データ転送処理量も大きいことから、通常解像度のディスプレイに動画像表示させる場合と比べて、電力消費量が非常に大きくなる。

【0007】また、デジタル・カメラの中には、光学像を表示するビューファインダーの代わりに、撮像センサで撮像した連続フレームを電子的に表示する低解像度のEVF（電子ビューファインダー）を採用するものがあり、このEVF（図示せず）として、色面順次データを表示する色面順次ディスプレイを採用する場合がある。かかる場合は、デジタル・カメラ内部の回路は画像データを点順次（dot-sequential）形式で処理するため、その点順次の画像データをEVFへ転送する前に色面順次データ（color field-sequential data）に変換しなければならない。例えば、RGBの点順次データは、R、G、B、R、G、B、…のように画素単位で配列し、その色面順次データは、R、…、R、G、…、G、B、…、Bのように色単位で配列している。従って、デジタル・カメラは点順次データを色面順次データに変換する点順次→面順次変換インターフェースを搭載している。一般的な点順次→面順次変換インターフェースは、入力する点順次データをバッファリングするフレーム・メモ

りを有すると共に、一旦バッファリングした点順次データを色面順次形式で読み出して出力する制御機能を有する。

【0008】しかしながら、そのフレーム・メモリ容量が1フレーム分程度だと、そのフレーム・メモリに点順次データを書き込む期間に色面順次データが読み出されることが起こり得る。EVFは各色フィールドを時系列で取り込むため、被写体が動いている場合にその被写体が各色フィールド毎に異なる位置に表示されるという所謂「色ズレ」現象や、その被写体が各フレーム間で不連続に表示されるという所謂「位置ズレ」現象などの画質劣化が起きるという問題が知られている。色面順次周期の短いEVFを採用し、フレーム・レートを上げること

でその種の画質劣化の低減を図ることができるが、これには回路の高速動作やメモリ・バスの高帯域化などが要求される。従って、メモリ・バスの帯域幅が狭い場合には、画像データ転送時にメモリ・バスの帯域が圧迫され、画像処理効率が低下するという上記と同様の問題が発生してしまう。

【0009】以上の問題などに鑑みて本発明が目的とするところは、高品位ディスプレイや色面順次ディスプレイなどに対するデータ転送を高効率化させて、メモリ・バスの帯域の使用効率を改善し電力消費量の低減を実現し得るデータ転送システムおよびデータ転送方法などを提供する点にある。

【0010】

【課題を解決するための手段】上記課題を解決するため、請求項1に係る発明は、画像データを出力するデータ出力装置と、このデータ出力装置から出力されたデータを伝送路を介して受信するデータ受信装置と、前記データ出力装置と前記データ受信装置間の前記伝送路を介したデータ転送を実行する転送制御部と、を備えて構成されるデータ転送システムであって、前記データ出力装置は、1画素につき複数成分を有する入力画像データを間引いて1画素につき1成分のみを有する原画像形式データに変換して出力する間引き部と、前記原画像形式データを前記伝送路に出力する出力制御部と、を有し、前記データ受信装置は、前記データ出力装置から転送され受信した前記原画像形式データに対して各画素に欠けている成分を補間する画素補間処理を実行する画素補間部を有することを特徴とするものである。

【0011】請求項2に係る発明は、請求項1記載のデータ転送システムであって、前記データ出力装置から出力された前記原画像形式データを、前記データ受信装置へ転送する前に一時記憶するバッファ・メモリを更に備えたものである。

【0012】請求項3に係る発明は、請求項2記載のデータ転送システムであって、前記伝送路がメモリ・バスを含み、前記バッファ・メモリが前記メモリ・バスを介して直接アクセスされ得る主メモリとしたものである。

【0013】請求項4に係る発明は、請求項1～3の何れか1項に記載のデータ転送システムであって、前記データ受信装置は、前記画素補間部で画素補間を施された画像データの色空間を、当該画像データの出力先に合わせて変換する色空間変換部を更に備えたものである。

【0014】請求項5に係る発明は、請求項1～4の何れか1項に記載のデータ転送システムであって、前記データ受信装置で画素補間された画像データの出力先を高品位ディスプレイとしたものである。

【0015】請求項6に係る発明は、請求項1～4の何れか1項に記載のデータ転送システムであって、前記データ受信装置で画素補間された画像データの出力先を色面順次ディスプレイとしたものである。

【0016】請求項7に係る発明は、請求項6記載のデータ転送システムであって、前記データ受信装置は、前記データ出力装置から転送された画素データをフレーム単位またはフィールド単位で交互に格納する2種類のバッファ領域と、前記2種類のバッファ領域のうち一方のバッファ領域に画素データを記憶している期間に他方のバッファ領域から記憶済みの画素データを色面順次形式で読み出して出力する書き込み／読出し制御部と、から構成されるメモリ回路を更に備えたものである。

【0017】請求項8に係る発明は、請求項6または7記載のデータ転送システムであって、前記データ受信装置は、前記色面順次ディスプレイに出力する画像データのフレーム・レートを変換する手段を更に備えたものである。

【0018】請求項9に係る発明は、請求項5～8の何れか1項に記載のデータ転送システムであって、前記データ受信装置は、各フレームが偶数番目ラインからなるフィールドと奇数番目ラインからなるフィールドとに分かれて転送されるインターレース形式の画像データをフレーム単位のプログレッシブ形式の画像データに変換する手段を更に備えたものである。

【0019】請求項10に係る発明は、請求項1～9の何れか1項に記載のデータ転送システムであって、前記データ出力装置は、前記入力画像データ中の注目画素と当該注目画素近傍の周辺画素との間の相関状態に対応する値をもつキー信号を算出して前記出力制御部に出力するキー信号算出部、を更に備えており、前記データ受信装置における前記画素補間部は、前記データ出力装置から、前記原画像形式データと共に転送された前記キー信号を抽出し、該キー信号の値に応じて異なる前記画素補間処理を実行するものである。

【0020】請求項11に係る発明は、請求項10記載のデータ転送システムであって、前記データ出力装置における前記出力制御部は、前記キー信号と前記原画像形式データとをビット結合して前記伝送路に出力するものである。

【0021】請求項12に係る発明は、請求項10記載

のデータ転送システムであって、前記キー信号を前記原画像形式データの一部ビット位置に含めてなるものである。

【0022】請求項13に係る発明は、請求項10～12の何れか1項に記載のデータ転送システムであって、前記キー信号算出部は、前記入力画像データ中の着目画素と、当該着目画素に対して水平方向、垂直方向、右斜め方向および左斜め方向のうち少なくとも2方向に隣接する周辺画素の平均値との間の差分絶対値をそれぞれ算出する手段と、複数の前記差分絶対値のうち最小の差分絶対値に対応して前記キー信号の値を設定する手段と、を有し、前記画素補間部は、当該キー信号の値に対応する前記差分絶対値の算出時に用いた前記周辺画素の平均値を算出して前記画素補間処理に使用するものである。

【0023】請求項14に係る発明は、請求項10～12の何れか1項に記載のデータ転送システムであって、前記キー信号算出部は、前記入力画像データ中の着目画素と、当該着目画素に対して水平方向、垂直方向、右斜め方向および左斜め方向のうち少なくとも2方向に隣接する周辺画素との間の差分絶対値をそれぞれ算出する手段と、複数の前記差分絶対値のうち最小の差分絶対値に対応して前記キー信号の値を設定する手段と、を有し、前記画素補間部は、当該キー信号の値に対応する差分絶対値の算出時に用いた前記周辺画素の値を選択して前記画素補間処理に使用するものである。

【0024】請求項15に係る発明は、請求項10～12の何れか1項に記載のデータ転送システムであって、前記キー信号算出部は、前記入力画像データ中の着目画素近傍の複数の周辺画素を用いた複数種類の平均値を算出する手段と、前記平均値の各々と当該着目画素との間の差分絶対値を最小とする当該平均値に対応して前記キー信号の値を設定する手段と、を有し、前記画素補間部は、当該キー信号の値に対応する当該平均値の算出時に用いた当該周辺画素の平均値を算出して前記画素補間処理に使用するものである。

【0025】請求項16に係る発明は、請求項10～12の何れか1項に記載のデータ転送システムであって、前記キー信号算出部は、前記入力画像データの当該着目画素近傍の特徴線を検出する特徴線検出手段と、検出された当該特徴線に応じて前記キー信号の値を設定する手段と、を有するものである。

【0026】請求項17に係る発明は、請求項16記載のデータ転送システムであって、前記特徴線検出手段として、縦線、横線、縦境界線、横境界線、斜線および斜め境界線の中から選択した単数または複数の前記特徴線を検出する空間フィルタを用いたものである。

【0027】請求項18に係る発明は、請求項17記載のデータ転送システムであって、前記画素補間部は、前記空間フィルタが前記縦線および前記横線の一方または双方を検出した場合に、当該着目画素に対して当該縦線

または当該横線の方に隣接する周辺画素を用いて前記画素補間処理を実行するものである。

【0028】請求項19に係る発明は、請求項17記載のデータ転送システムであって、前記画素補間部は、前記空間フィルタが前記斜線を検出した場合に、当該着目画素を含む当該斜線の両側の周辺画素を用いて前記画素補間処理を実行するものである。

【0029】請求項20に係る発明は、請求項17記載のデータ転送システムであって、前記画素補間部は、前記空間フィルタが前記縦境界線および前記横境界線の一方または双方を検出した場合に、当該着目画素に対して当該縦境界線および当該横境界線の双方向に隣接する周辺画素を用いて前記画素補間処理を実行するものである。

【0030】請求項21に係る発明は、請求項17記載のデータ転送システムであって、前記画素補間部は、前記空間フィルタが前記斜め境界線を検出した場合に、当該着目画素に隣接し且つ当該斜め境界線の両側に位置する周辺画素を用いて前記画素補間処理を実行するものである。

【0031】請求項22に係る発明は、請求項10～12の何れか1項に記載のデータ転送システムであって、前記キー信号算出部は、前記入力画像データ中の当該着目画素近傍の複数の周辺画素の平均値を算出する手段と、前記着目画素の値と前記平均値との差分値を算出する手段と、前記差分値の下位Nビット(N:1以上の自然数)を削除して得た値をもつ前記キー信号を生成する手段と、を有し、前記画素補間部は、当該周辺画素の平均値を算出する手段と、前記キー信号に下位Nビットを付加して得た値を前記平均値に加算することで前記画素補間処理を実行する手段と、を有するものである。

【0032】請求項23に係る発明は、請求項1～22の何れか1項に記載のデータ転送システムを適用したデジタル・カメラであって、前記データ転送システムのデータ出力装置および転送制御部を搭載し、前記データ転送システムのデータ受信装置を搭載しまたは外付けしたものである。

【0033】請求項24に係る発明は、データを出力するデータ出力工程と、該データ出力工程で出力されたデータを伝送路を介して転送するデータ転送工程と、該データ転送工程で転送されたデータを受信するデータ受信工程と、を備えて構成されるデータ転送方法であって、前記データ出力工程は、(a)1画素につき複数成分を有する入力画像データを間引いて1画素につき1成分のみを有する原画像形式データに変換する工程と、(b)前記工程(a)で変換された原画像形式データを前記伝送路に出力する工程と、を有し、前記データ受信工程は、(c)前記工程(b)で出力され転送された前記原画像形式データを受信し、該原画像形式データに対して各画素に欠けている成分を画素補間する工程、を有する

ことを特徴とするものである。

【0034】請求項25に係る発明は、請求項24記載のデータ転送方法であって、(d)前記工程(b)で出力され転送された前記原画像形式データを、前記工程(c)で受信する前にバッファ・メモリに一時記憶させる工程、を更に備えたものである。

【0035】請求項26に係る発明は、請求項24または25記載のデータ転送方法であって、前記データ出力工程は、(e)前記入力画像データ中の着目画素と当該着目画素近傍の周辺画素との間の相関状態に対応する値をもつキー信号を算出する工程、を更に備えており、前記工程(b)は、前記工程(e)で算出されたキー信号を前記伝送路に出力する工程、を更に備えており、前記工程(c)は、前記工程(b)で前記原画像形式データと共に転送された前記キー信号を抽出し、該キー信号の値に応じて異なる画素補間を実行する工程、を備えたものである。

【0036】

【発明の実施の形態】以下、本発明の種々の実施の形態について説明する。

【0037】実施の形態1. 最初に、本発明の実施の形態に係るデータ転送システムを組み込んだデジタル・カメラの構成例を概説した後に、本実施の形態に係るデータ転送システムを説明する。図1は、そのデータ転送システムを組み込んだデジタル・カメラ1の全体構成図である。

【0038】このデジタル・カメラ1には、被写体からの光10が入射している。デジタル・カメラ1は、AF(オート・フォーカス;自動合焦)制御機能や自動露出制御機能などを有する光学系11と、この光学系11を透過した光を検出するCCD撮像素子12と、このCCD撮像素子12から出力されるアナログ信号を処理するアナログ信号処理部13と、入力信号をA/D変換して原画像データ(Raw Image Data)を生成し出力するA/D変換器(ADC)14と、集積回路である主回路15と、SDRAM(Synchronous DRAM)などの主メモリ19と、を備えている。尚、タイミング・ジェネレータ16は、CCD撮像素子12、アナログ信号処理部13、A/D変換器14および主処理部18の動作タイミングを規律するクロック信号を生成し供給するものである。

【0039】前記CCD撮像素子12は、光電効果で発生したキャリア(電子またはホール)を蓄積する電荷蓄積部と、蓄積されたキャリアに電界を印加して転送する電荷転送部とを備えたものである。このCCD撮像素子12の感光部上には、入射光を画素単位で着色する単板式の色フィルタ・アレイが設けられている。このため、CCD撮像素子12の感光部には、R(赤色)、G(緑色)、B(青色)の3原色、若しくは、Y(イエロー色)、M(マゼンダ色)、C(シアン色)、G(緑

色)などの補色で着色した光が入射し、光電変換を受けることになる。尚、CCD撮像素子12の代わりに、電荷転送部をもたないCMOS撮像素子を採用してもよい。

【0040】また、前記アナログ信号処理部13は、CDS(Correlated Double Sampling; 相関二重サンプリング)回路とAGC(Automatic Gain Control; 自動利得制御)回路を備えている。CCD撮像素子12は、通常黒レベルの基準レベルをもつ基準信号と、その基準信号を含む画像信号とを時分割で交互に出力する。CDS回路は、画像信号に含まれるノイズ成分を除去するために、その基準信号と画像信号とをサンプリングし、両信号の差分信号を取り出して出力する。また、AGC回路は、CDS回路から入力する差分信号の信号レベルを適正化した信号を出力する。

【0041】主回路15は、タイミング・ジェネレータ16から供給されるクロック信号と同期して動作する集積回路である。この主回路15は、画像処理を行う主処理部18、ビデオ・エンコーダ25、カード・インターフェース26、データ処理部27、CPU28およびディスプレイ・インターフェース29などの複数の処理ブロックを有しており、これら処理ブロックはメモリ・バス17を介して相互に接続されている。

【0042】主処理部(データ出力装置)18は、画像処理部20と第1および第2出力データ処理部21、22とを備える。画像処理部20は、A/D変換器14から入力する原画像データに対して、シェーディング補正処理、画素補間処理、ガンマ補正処理、色空間変換処理、輪郭強調処理および解像度変換処理などのデジタル画像処理をリアルタイムにパイプライン制御で実行する機能を有する。単板式のCCD撮像素子12を採用した場合は、このCCD撮像素子12に搭載される色フィルタ・アレイは、公知のベイヤー配列などに従って、感光部上に、1画素につき1色の色フィルタを形成したものである。従って、原画像データは1画素につき1色成分のみを有する。例えば、画素補間処理では、前記単板式の色フィルタ・アレイにより1画素につき単成分しか持たない画像信号に対して、1画素当たり複数成分が補間される。これにより、1画素につきR、G、Bの3原色成分、もしくはY、M、C、Gなどの補色系の4色成分をもつ画像信号が生成される。

【0043】画像処理部20が出力した画像信号は、第1出力データ処理部21または第2出力データ処理部22でバッファリングされた後に、メモリ・バス17を介して主メモリ19に転送され、様々な処理を施される。また、CPU28は、その主メモリ19から画像信号を読み出してこれに対して種々のソフトウェア処理を実行できる。CPU28は、更にその画像信号をデータ処理部27に転送して、JPEG(Joint Photographic Expert Group)方式やモーションJPEG方式などで圧縮



符号化させた後、その圧縮データをカード・インターフェース 26 に転送し、メモリ・カードなどの記憶媒体に格納したり、パーソナル・コンピュータなどの外部機器に出力したりすることが可能である。

【0044】CPU 28 は、主処理部 18 から連続的に出力される静止画像（フレーム）を、通常解像度の LCD 37 およびテレビモニター（図示せず）と、高品位ディスプレイ 36 とに表示させるように制御できる。この LCD 37 は、デジタル・カメラ 1 の背面部に設けられており、外部のテレビモニターはケーブル 38 を介して

ビデオ・エンコーダ 25 と接続されている。

【0045】連続フレームを LCD 37 やテレビモニターに表示する動作モードの時、第 1 出力データ処理部 21 が動作し、画像処理部 20 から入力する YUV 422 形式の画像データを取り込み、所定のタイミングでメモリ・バス 17 に出力する。その第 1 出力データ処理部 21 から出力された画像データ 40 は、メモリ・バス 17 を介して第 1 バッファ 19a に転送されバッファリングされた後に、CPU 28 または DMA（ダイレクト・メモリ・アクセス）コントローラ（図示せず）によって読み出される。次いで、読み出された画像データ 42 は、メモリ・バス 17 を介してビデオ・エンコーダ 25 に転送される。ビデオ・エンコーダ 25 は、オーバー・サンプリングにより入力データの画像フォーマットを YUV 422 形式から YUV 444 形式に変換し、更に、コンポジット信号やビデオ信号にエンコードして出力する。

【0046】他方、連続フレームを高解像度の高品位ディスプレイ 36 に表示する動作モードの時は、第 2 出力データ処理部 22 が動作し、画像処理部 20 から入力する YUV 422 形式の画像データを取り込み、後述するサンプリング処理を施した後に所定のタイミングでメモリ・バス 17 に出力する。その第 2 出力データ処理部 22 から出力された画像データ 41 は、メモリ・バス 17 を介して主メモリ 19 に転送され第 2 バッファ 19b にバッファリングされた後に、CPU 28 や DMA コントローラによって読み出される。次いで、読み出された画像データ 43 は、メモリ・バス 17 とディスプレイ・インターフェース 29 とを介して外部ディスプレイ・ドライバ回路（データ受信装置）30 に転送される。この外部ディスプレイ・ドライバ回路 30 は、転送データ 44 に対して後述の画素補間処理および色空間変換処理を施した後に、D/A 変換を施して得た RGB アナログ信号 45 を高いフレーム・レートで高品位ディスプレイ 36 に出力する。

【0047】次に、本発明の実施の形態 1 に係るデータ転送システムおよびデータ転送方法について説明する。図 2 は、本実施の形態に係るデータ転送システムの概略構成を示す機能ブロック図である。図 2 中、図 1 に示した符号と同一符号を付された機能ブロックは、図 1 に示した当該機能ブロックと同一機能を有する。

【0048】このデータ転送システムは、画像データを出力する第 2 出力データ処理部 22 と、この第 2 出力データ処理部 22 から出力された画像データを伝送させるメモリ・バス 17 と、当該画像データをバッファリングする主メモリ 19 と、ディスプレイ・インターフェース 29 とを備えると共に、これらメモリ・バス 17、主メモリ 19 およびディスプレイ・インターフェース 29 を介して転送されるデータを受信する外部ディスプレイ・ドライバ回路（データ受信装置）30 を備えている。

【0049】また、このデータ転送システムは、更に、図 2 に示すように、第 2 出力データ処理部 22 からメモリ・バス 17 へ出力された画像データ 41 を主メモリ 19 に転送し、且つ、この主メモリ 19 から画像データ 43 を読み出しメモリ・バス 17 を介してディスプレイ・インターフェース 29 に転送する転送制御部を備えて構成されている。転送制御部は、CPU 28、DMA コントローラ（図示せず）の何れでもよい。

【0050】デジタル・カメラ 1 が高品位ディスプレイ 36 で動画像表示を行うモードにある時は、第 2 出力データ処理部 22 には、画像処理部 20 から、16 ビット長の YUV 422 信号が連続的に入力している。この YUV 422 信号は、2 画素につき 2 個の 8 ビットの輝度信号（Y）と各 8 ビットの 2 種類の色差信号（U、V）とを有する画像データである。従って、YUV 422 信号は、1 画素当たり 16 ビット長をもつことになる。本実施の形態では、図 1 に示した CCD 撮像素子 12 が画像信号をフレーム単位で出力するプログレッシブ形式で駆動されることを想定しているが、本発明ではこれに限らず、当該 CCD 撮像素子 12 が、各フレームを偶数番目ラインからなるフィールドと奇数番目ラインからなるフィールドとに交互に分けて出力するインターレース形式で駆動されてもよい。

【0051】その第 2 出力データ処理部 22 は、入力する YUV 422 信号を間引いて 1 画素につき 1 成分を有する原画像形式データを生成し出力するサンプリング回路（間引き部）23 と、このサンプリング回路 23 から入力する 8 ビット長の原画像形式データを取り込み、所定タイミングでメモリ・バス 17 に出力する出力制御回路 24 と、を備えている。

【0052】サンプリング回路 23 は、1 画素につき 3 成分（Y、U、V）を有する画像データを、輝度成分（Y）、第 1 色差成分（U）および第 2 色差成分（V）のうちから 1 画素につき 1 成分をサンプリングして原画像形式データを生成する。図 3 は、1 フレームの原画像形式データ 46 の例を模式的に示す図である。この原画像形式データ 46 中の各画素には、3 成分（Y、U、V）のうちの 1 成分を示す記号が付されている。尚、図 3 に示す成分配列のフォーマットは公知のバイヤー配列に基づくものであるが、本発明ではこれに限るものではなく任意の成分配列を選択できる。

【0053】出力制御回路24は、サンプリング回路23から入力する8ビット長の原画像形式データを取り込み、CPU28もしくはDMAコントローラによる指示に合わせてその原画像形式データ41をメモリ・バス17に出力する。CPU28またはDMAコントローラは、メモリ・バス17に出力された原画像形式データ41を主メモリ19上の第2バッファ19bに転送し一時記憶させる。以上の主メモリ19へのデータ転送処理と並行して、CPU28またはDMAコントローラは、主メモリ19に対して第2バッファ19bに記憶済みの原

画像形式データ43を脱出するように制御し、その原画像形式データ43をメモリ・バス17を介してディスプレイ・インターフェース29に転送するように制御する。そして、ディスプレイ・インターフェース29は、メモリ・バス17を介して転送された原画像形式データ43を取り込み、所定のタイミングで外部ディスプレイ・ドライバ回路30に出力する。

【0054】外部ディスプレイ・ドライバ回路30は、ディスプレイ・インターフェース29から入力する原画像形式データ44を転送前の形式のデータに復元して高品位ディスプレイ36に供給する機能を有する。この外部ディスプレイ・ドライバ回路30は、1画素が複数成分(Y, U, V)を有するように画素補間処理を実行する画素補間部31と、画像データの色空間を変換する色空間変換部32と、3チャンネルのD/A変換器33, 34, 35とを備えて構成されている。

【0055】図4は、その画素補間部31の概略構成図である。この画素補間部31は、3×3画素領域の原画像形式データ44を保持するレジスタ群50と、このレジスタ群50に付属するFIFOメモリ51, 52と、そのレジスタ群50から脱出した複数の画素データを用いて画素補間処理を実行する画素補間回路53とを有する。レジスタ群50は、外部から供給される画素クロックOCLKと同期して画素データを取り込み、保持する9個のレジスタ50A, 50B, 50C, 50D, 50E, 50F, 50G, 50H, 50Iで構成されている。これらレジスタ50A~50Iは、FIFOメモリ51, 52を介して直列に多段接続されており、画素クロックOCLKが入力する度に、入力端子(D)に入力する画素データを取り込むと同時に、保持している画素データを出力端子(Q)から次段のレジスタまたはFIFOメモリ51, 52へシフトさせる。このようなレジスタ群50は、1フレーム内または1フィールド内の任意の3×3画素領域の画素データを保持できる。尚、図4に示したレジスタ群50は、3×3画素領域の画素データを保持するが、この代わりに、25個のレジスタからなる5×5画素領域の画素データを保持する構成を用意してもよい。

【0056】画素補間回路53は、3×3画素領域の中央部のレジスタ50Eを着目画素とみなし、レジスタ5

0A~50Iの各々が保持し出力する画素データを取り込み、当該着目画素に欠けている成分を周辺画素の成分を用いて補間フィルタ処理を実行する。例えば、原画像形式データ44が図3に示したフォーマットに従って入力する場合、或るタイミングで着目画素がY成分を有する時、当該着目画素に対して左右両隣の2個のU成分を用いてU成分を補間し、当該着目画素に対して上下両隣の2個のV成分を用いてU成分を補間することができ。画素補間回路53は、以上の画素補間処理とオーバー・サンプリング処理とを併行して行うことで、合計24ビット長のYUV444形式の画像データを色空間変換部32に出力する。

【0057】色空間変換部32は、画素補間部31から入力する画像データの色空間を、高品位ディスプレイ36が対応する画像フォーマットに合わせて変換して得た各色8ビットのRGB信号をD/A変換器33, 34, 35に出力する。D/A変換器33, 34, 35は、そのデジタルRGB信号をアナログRGB信号45に変換して高品位ディスプレイ36に出力する。そして、高品位ディスプレイ36は、入力するアナログRGB信号45を動画像表示する。

【0058】以上の本実施の形態1に係るデータ転送システムによれば、第2出力データ処理部22と外部ディスプレイ・ドライバ回路30の間では、主メモリ19とディスプレイ・インターフェース29とを介して、1画素につき1成分のみを有する原画像形式データ41, 43が転送され、また、外部ディスプレイ・ドライバ回路30が受信した原画像形式データ44は、画素補間処理により転送前の画像フォーマットに復元される。よって、1フレームまたは1フィールドの画像データを小さな容量で高速に転送でき、1フレーム当たりまたは1フィールド当たりのデータ転送量と転送レートとを抑制できることから、バス帯域の使用効率の向上と電力消費量の低減とが可能となる。

【0059】実施の形態2. 次に、本発明の実施の形態2に係るデータ転送システムとデータ転送方法について説明する。上記実施の形態1では、第2出力データ処理部22のサンプリング回路23で入力画像データは原画像形式データに変換されるため、一部の画像情報が失われる。転送された原画像形式データを受信する外部ディスプレイ・ドライバ回路30の画素補間部31でその画像情報を完全に復元するのは難しい。本実施の形態2に係るデータ転送システムとデータ転送方法は、その画像情報の再現性の向上を目的としている。

【0060】図5は、本実施の形態に係るデータ転送システムの概略構成を示す機能ブロック図である。図5に示すデータ転送システムは、図1に示したようなデジタル・カメラの装置構成の一部である。図1に示した第2出力データ処理部22を、図5中の第2出力データ処理部22Aと代替し、図1に示した外部ディスプレイ・ド

10

20

30

40

50

ライバ回路 30 を、図 5 中の外部ディスプレイ・ドライバ回路 30A と代替することで、本実施の形態 2 に係るデータ転送システムを組み込んだデジタル・カメラを構築できる。尚、図 5 中、図 1 に示した符号と同一符号を付された機能ブロックは、図 2 に示した機能ブロックと略同一機能を有するものとする。

【0061】図 5 に示すデータ転送システムは、画像データを出力する第 2 出力データ処理部 22A と、メモリ・バス 17 と、当該画像データをバッファリングする主メモリ 19 と、ディスプレイ・インターフェース 29 とを備えると共に、これらメモリ・バス 17、主メモリ 19 およびディスプレイ・インターフェース 29 を介して転送されるデータを受信する外部ディスプレイ・ドライバ回路（データ受信装置）30A を備えている。また、このデータ転送システムは、更に、メモリ・バス 17 を介したデバイス間のデータ転送を制御する CPU 28 や DMA コントローラなどの転送制御部を備えて構成される。

【0062】第 2 出力データ処理部 22A は、高品位ディスプレイ 36 で動画像表示するモード時に動作する。当該モード時において、この第 2 出力データ処理部 22A には、図 1 に示した画像処理部 20 から、16 ビット長の YUV 422 信号が連続的に入力する。

【0063】また、その第 2 出力データ処理部 22 は、外部入力の 16 ビット長の YUV 422 信号を間引いて 1 画素につき 1 成分を有する原画像形式データを生成し出力するサンプリング回路 23 と、前記 YUV 422 信号の着目画素と当該着目画素近傍の周辺画素との間の相関状態に対応する値をもつキー信号を算出するキー信号算出回路 55 と、出力制御回路 24 とを有する。そのサンプリング回路 23 が出力した 8 ビット長の原画像形式データと、キー信号算出回路 55 が出力した 2 ビット長のキー信号とはビット結合され 10 ビット長の結合データとなって出力制御回路 24 に入力する。尚、キー信号のビット長は、外部ディスプレイ・ドライバ回路 30A での画素補間手段の数に応じて設定され、2 ビットに限られるものではなく、後述するように 3 ビット長のキー信号を使用する場合もある。

【0064】出力制御回路 24 は、CPU 28 もしくは DMA コントローラなどの転送制御部による指示に合わせて結合データ 41A をメモリ・バス 17 に出力する。転送制御部は、メモリ・バス 17 に出力された結合データ 41A を主メモリ 19 に転送し、第 2 バッファ 19b に一時記憶させる。以上のデータ転送処理と並行して、転送制御部は、主メモリ 19 に対して第 2 バッファ 19b に記憶済みの結合データを読出すように制御し、読み出されメモリ・バス 17 に出力された結合データ 43A をディスプレイ・インターフェース 29 に転送するように制御する。そして、ディスプレイ・インターフェース 29 は、転送された結合データ 43A を取り込み、所定

のタイミングで外部ディスプレイ・ドライバ回路 30A に出力する。

【0065】外部ディスプレイ・ドライバ回路 30A は、画素補間部 56、色空間変換部 32 および D/A 変換器 33、34、35 を備えている。この画素補間部 56 は、ディスプレイ・インターフェース 29 から入力する結合データ 44A からキー信号と原画像形式データとを抽出し、キー信号の値（以下、キー値と呼ぶ。）に応じて異なる画素補間処理を実行する機能をもつ。従って画素補間部 56 は、キー値の数に応じた複数の画素補間手段を有している。

【0066】図 6 は、その画素補間部 56 の概略構成図である。この画素補間部 56 に入力する 10 ビット長の結合データ 44A は、原画像形式データを示す 8 ビット長の画素データ 57 と、2 ビット長のキー信号 58 とに分離する。この画素補間部 56 は、原画像形式データ中の 3×3 画素領域の画素データを保持するレジスタ群 50 と、このレジスタ群 50 に付属する FIFO メモリ 51、52 とを備えると共に、そのレジスタ群 50 から読出した複数の画素データを用いてキー値に応じた画素補間処理とオーバー・サンプリング処理とを実行する画素補間回路 59 を備えている。

【0067】レジスタ群 50 は、図 4 に示したレジスタ群 50 と同一機能を有し、原画像形式データ中の任意の 3×3 画素領域の画素データを保持できる。また、画素補間処理の種類に応じて、原画像形式データの 5×5 画素領域が必要になる場合があるが、その 5×5 画素領域を保持するレジスタ群も同様にして組み立てることが可能である。

【0068】本実施の形態 2 では、キー信号算出回路 55 により、入力画像データ（YUV 422 信号）をサンプリングする前に、着目画素と当該着目画素近傍の周辺画素との相関状態の情報を得て、この情報をキー信号に含めることができる。データ受信側の画素補間部 56 は、複数の画素補間処理手段の中から、キー値に応じて最適な手段を選択して適用できるため、データ受信側で、データ出力側で削減された画像情報の再現性の向上が可能となり、画質劣化を最小限に抑えることが可能となる。

【0069】以下、キー信号算出回路 55 でのキー値算出処理と画素補間部 56 での画素補間処理との具体例を詳説する。

【0070】キー値算出処理と画素補間処理の例 1。本例 1 では、キー信号算出回路 55 と画素補間部 56 とは共に 3×3 画素領域の画素データを用いて処理を実行する。図 7 は、3×3 画素領域の画像データ 60 を示す模式図である。図 7 に示す記号「X」、「Z」、「A」、「B」、「C」、「D」を付されたブロックをそれぞれ画素とし、「Z」を付された中央の画素を着目画素とする表記法が採用される。

【0071】図8は、本例1におけるキー値算出処理と画素補間処理とを示すフローチャートである。ステップST1では、キー信号算出回路55において、当該着目画素に対して、水平方向と垂直方向との各方向に隣接する周辺画素の算術平均値が算出される。今、図7に示した記号「X」、「Z」、「A」、「B」、「C」、「D」に対応した画素データを、それぞれ、 $D_x$ 、 $D_z$ 、 $D_A$ 、 $D_B$ 、 $D_C$ 、 $D_D$ で表す表記法を採用する。このとき、水平方向の平均値は  $(D_B + D_C) / 2$ 、垂直方向の平均値は  $(D_A + D_D) / 2$  である。

【0072】次のステップST2では、ステップST1で算出した各平均値と着目画素の値との差分絶対値が算出される。垂直方向の差分絶対値 $\Delta_1$ と水平方向の差分絶対値 $\Delta_2$ は、次式(1)、(2)の通りである。

【0073】

【数1】

$$\Delta_1 = \text{ABS}(D_z - (D_A + D_D) / 2) \quad \dots (1)$$

$$\Delta_2 = \text{ABS}(D_z - (D_B + D_C) / 2) \quad \dots (2)$$

【0074】上式(1)、(2)中、 $\text{ABS}(x)$ は数値 $x$ の絶対値を出力する関数である。

【0075】次のステップST3では、垂直方向と水平方向の各方向の差分絶対値 $\Delta_1$ 、 $\Delta_2$ の大小関係が判定される。具体的には、垂直方向の差分絶対値 $\Delta_1$ が水平方向の差分絶対値 $\Delta_2$ 以下であるか否かが判定される。前者の値が後者の値以下である場合( $\Delta_1 \leq \Delta_2$ )は、キー値 $V_k$ が“0”に設定され(ステップST4)、後者の値が前者の値未満である場合( $\Delta_1 > \Delta_2$ )は、キー値 $V_k$ が“1”に設定される(ステップST5)。差分絶対値 $\Delta_1$ は、当該着目画素と垂直方向の周辺画素との相関状態を表す値であり、差分絶対値 $\Delta_2$ は、当該着目画素と水平方向の周辺画素との相関状態を表す値である。本例では、差分絶対値 $\Delta_1$ 、 $\Delta_2$ が小さい程に、当該着目画素は当該平均値と近く、その相関状態が高いとみなされる。

【0076】そして、ステップST6では、上述した通り、前記ステップST4またはST5で設定されたキー値( $V_k$ )をもつキー信号と原画像形式データとをビット結合して得られる結合データが、第2出力データ処理部22Aから、メモリ・バス17、主メモリ19およびディスプレイ・インターフェース29を介して外部ディスプレイ・ドライバ回路30Aへ転送される。

【0077】次のステップST7では、図6に示す画素補間回路59は、キー値 $V_k$ を条件判定し、キー値 $V_k$ に応じて次のステップを選択する。すなわち、画素補間回路59は、キー値 $V_k$ が“0”の場合はステップST8の処理を選択し、キー値 $V_k$ が“1”の場合はステップST9の処理を選択する。

【0078】ステップST8では、画素補間回路59は、レジスタ群50に保持されている画素データを参照して、キー値 $V_k$ (=0)に対応する垂直方向の周辺画素の平均値を画素補間値として算出する。今、データ受

信側において、図7に示した記号「X」、「Z」、「A」、「B」、「C」、「D」に対応した画素データを、それぞれ、 $I_{D_x}$ 、 $I_{D_z}$ 、 $I_{D_A}$ 、 $I_{D_B}$ 、 $I_{D_C}$ 、 $I_{D_D}$ で表す表記法を採用するとき、画素補間値は  $(I_{D_A} + I_{D_D}) / 2$  で表現される。

【0079】他方、ステップST9では、キー値 $V_k$ (=1)に対応する水平方向の周辺画素の平均値(=  $(I_{D_B} + I_{D_C}) / 2$ )が画素補間値として算出される。以上で本例のキー値算出処理と画素補間処理は終了する。

【0080】尚、本例1では、水平方向および垂直方向の差分絶対値 $\Delta_1$ 、 $\Delta_2$ のみを算出した(ST1、ST2)が、本発明ではこれに限らない。一般には、水平方向、垂直方向、右斜め方向および左斜め方向のうち2以上の各方向の差分絶対値を算出し、複数の差分絶対値の中から、最小の差分絶対値に対応してキー値( $V_k$ )を設定できる。そして、データ受信側では、当該キー値に対応する周辺画素の平均値を画素補間値として算出することが可能である。尚、右斜め方向とは、着目画素に対して左上と右下とに隣接する画素間を結ぶ右下がり方向、左斜め方向とは、着目画素に対して右上と左下とに隣接する画素間を結ぶ左下がり方向を意味する。

【0081】キー値算出処理と画素補間処理の例2. 本例2では、キー信号算出回路55と画素補間部56とは共に、図7に示す表法に従った3×3画素領域の画素データを用いて処理を実行する。図9は、本例2におけるキー値算出処理と画素補間処理とを示すフローチャートである。ステップST10では、データ出力側のキー信号算出回路55において、当該着目画素に対して、水平方向および垂直方向に隣接する周辺画素との間の差分絶対値が算出される。着目画素に対して上方、下方、右方および左方に隣接する周辺画素と当該着目画素との間の差分絶対値をそれぞれ $\Delta_U$ 、 $\Delta_D$ 、 $\Delta_R$ および $\Delta_L$ で表現するとすれば、これら差分絶対値 $\Delta_U$ 、 $\Delta_D$ 、 $\Delta_R$ 、 $\Delta_L$ は次式(3)～(6)で表現される。

【0082】

【数2】

$$V_k = 0: \Delta_U = \text{ABS}(D_z - D_A) \quad \dots (3)$$

$$V_k = 1: \Delta_D = \text{ABS}(D_z - D_D) \quad \dots (4)$$

$$V_k = 2: \Delta_R = \text{ABS}(D_z - D_C) \quad \dots (5)$$

$$V_k = 3: \Delta_L = \text{ABS}(D_z - D_B) \quad \dots (6)$$

【0083】次のステップST11では、前記ステップST10で算出された複数の差分絶対値 $\Delta_U$ 、 $\Delta_D$ 、 $\Delta_R$ 、 $\Delta_L$ のうちから最小の値が選択される。次のステップST12では、上式(3)～(6)の各式に付したキー値( $V_k = 0 \sim 3$ )に従って、最小の差分絶対値に対応するキー値が設定される。本例では、差分絶対値が小さい程に当該着目画素は当該周辺画素と近い値を有し、その相関状態が高いとみなされる。

【0084】そして、ステップST13では、上述した

通り、前記ステップST12で設定したキー値をもつキー信号と原画像形式データとをビット結合して得られる結合データが、第2出力データ処理部22Aから、メモリ・バス17、主メモリ19およびディスプレイ・インターフェース29を介して外部ディスプレイ・ドライバ回路30Aへ転送される。

【0085】次のステップST14では、データ受信側の画素補間回路59において、抽出されたキー値 $V_k$ が条件判定され、キー値 $V_k$ に応じて次のステップが選択される。すなわち、画素補間回路59は、キー値 $V_k$ が"0", "1", "2", "3"の場合に応じて、それぞれ、ステップST15, ST16, ST17, ST18の何れかの画素補間処理を選択して実行する。

【0086】ステップST15では、画素補間回路59は、レジスタ群50に保持されている画素データを参照して、キー値 $V_k (=0)$ に対応する上方の隣接画素値 $ID_A$ を画素補間値として選択する。同様に、画素補間値として、ステップST16でキー値 $V_k (=1)$ に対応する下方の隣接画素値 $ID_B$ が選択され、ステップST17でキー値 $V_k (=2)$ に対応する右方の隣接画素値 $ID_C$ が選択され、もしくは、ステップST18でキー値 $V_k (=3)$ に対応する下方の隣接画素値 $ID_B$ が選択される。以上で本例のキー値算出処理と画素補間処理は終了する。

$$\begin{aligned} V_k=0: & \quad \langle V \rangle = (D_A + D_D) / 2 \quad \cdots (7) \\ V_k=1: & \quad \langle H \rangle = (D_B + D_C) / 2 \quad \cdots (8) \\ V_k=2: & \quad \langle O_1 \rangle = (D_A + D_B) / 2 \quad \cdots (9) \\ V_k=3: & \quad \langle O_2 \rangle = (D_B + D_D) / 2 \quad \cdots (10) \\ V_k=4: & \quad \langle O_3 \rangle = (D_D + D_C) / 2 \quad \cdots (11) \\ V_k=5: & \quad \langle O_4 \rangle = (D_C + D_A) / 2 \quad \cdots (12) \\ V_k=6: & \quad \langle O_5 \rangle = (D_A + D_B + D_C + D_D) / 4 \quad \cdots (13) \end{aligned}$$

【0090】上式(7)～(13)中、 $\langle V \rangle$ は、図7中の「Z」を付した着目画素に対して上下方向に隣接する画素の平均値、 $\langle H \rangle$ は、左右方向に隣接する画素の平均値、 $\langle O_1 \rangle$ は上方と左方とに隣接する画素の平均値、 $\langle O_2 \rangle$ は、左方と下方とに隣接する画素の平均値、 $\langle O_3 \rangle$ は、右方と下方とに隣接する画素の平均値、 $\langle O_4 \rangle$ は、上方と右方とに隣接する画素の平均値、そして、 $\langle O_5 \rangle$ は、上下左右方向に隣接する画素の平均値を表している。

【0091】次のステップST21では、上記の各平均値と着目画素の値との差分絶対値が最小となる時の当該平均値が選択される。言い換えれば、当該着目画素の値に最も近い平均値が選択されることになる。続くステップST22では、上式(7)～(13)の各式に付したキー値( $V_k=0\sim6$ )に従って、選択された当該平均値に対応するキー値が設定される。本例では、当該着目画素の値に最も近い平均値を構成する周辺画素が、当該着目画素に対して最も高い相関状態をもつとみなされる。

【0092】そして、ステップST23では、上述した

【0087】尚、本例2では、水平方向および垂直方向の隣接画素と着目画素との差分絶対値のみを算出した(ST10)が、本発明ではこれに限らない。一般には、当該着目画素に対して水平方向、垂直方向、右斜め方向および左斜め方向のうち少なくとも2方向に隣接する周辺画素との間の差分絶対値を算出し、複数の差分絶対値の中から、最小の差分絶対値に対してキー値( $V_k$ )を設定できる。そして、データ受信側では、当該キー値に対応する周辺画素を画素補間値として選択してもよい。

【0088】キー値算出処理と画素補間処理の例3。本例3では、キー信号算出回路55と画素補間部56とは共に、図7に示す表法に従った3×3画素領域の画素データを用いて処理を実行する。図10は、本例3におけるキー値算出処理と画素補間処理とを示すフローチャートである。ステップST20では、データ出力側のキー信号算出回路55において、当該着目画素近傍に隣接する複数の周辺画素を用いて複数種類の平均値 $\langle V \rangle$ ,  $\langle H \rangle$ ,  $\langle O_1 \rangle$ ,  $\langle O_2 \rangle$ ,  $\langle O_3 \rangle$ ,  $\langle O_4 \rangle$ ,  $\langle O_5 \rangle$ が算出される。これら平均値は次式(7)～(13)の通りである。

【0089】

【数3】

通り、前記ステップST22で設定したキー値をもつキー信号と原画像形式データとをビット結合して得られる結合データが、第2出力データ処理部22Aから、メモリ・バス17、主メモリ19およびディスプレイ・インターフェース29を介して外部ディスプレイ・ドライバ回路30Aへ転送される。

【0093】次のステップST24では、データ受信側の画素補間回路59において、抽出されたキー値 $V_k$ が条件判定され、キー値 $V_k$ に応じて次のステップが選択される。すなわち、画素補間回路59は、キー値 $V_k$ が"0", "1", "2", "3", "4", "5", "6"の場合に応じて、それぞれ、ステップST25, ST26, ST27, ST28, ST29, ST30, ST31の何れかの画素補間処理を選択して実行する。

【0094】各ステップST25～ST31の画素補間処理で使用される式は次式(14)～(20)の通りである。各式には対応するキー値 $V_k$ が付されている。

【0095】

【数4】

$$\begin{aligned}
 V_k=0: & \quad I_{Dz}=(I_{DA}+I_{Dd})/2 \quad \cdots(14) \\
 V_k=1: & \quad I_{Dz}=(I_{Dd}+I_{Dc})/2 \quad \cdots(15) \\
 V_k=2: & \quad I_{Dz}=(I_{DA}+I_{Dd})/2 \quad \cdots(16) \\
 V_k=3: & \quad I_{Dz}=(I_{Dd}+I_{Dd})/2 \quad \cdots(17) \\
 V_k=4: & \quad I_{Dz}=(I_{Dd}+I_{Dc})/2 \quad \cdots(18) \\
 V_k=5: & \quad I_{Dz}=(I_{Dc}+I_{DA})/2 \quad \cdots(19) \\
 V_k=6: & \quad I_{Dz}=(I_{DA}+I_{Dd}+I_{Dc}+I_{Dd})/4 \quad \cdots(20)
 \end{aligned}$$

【0096】上式(14)～(20)の中の $I_{Dz}$ は画素補間値を示し、 $I_{DA}$ 、 $I_{Dd}$ 、 $I_{Dc}$ 、 $I_{Dd}$ は、図7に示した表記法に従った参照画素の値を示している。各式(14)～(20)は、上記ステップST20での当該キー値に対応する平均値の算出式(7)～(13)と同型の式である。

【0097】以上のステップST25～ST31の何れかが実行された後、本例3のキー値算出処理と画素補間処理は終了する。

【0098】キー値算出処理と画素補間処理の例4。本例4では、キー信号算出回路55は、図7に示す表記法に従った3×3画素領域の画素データを保持し、この3×3画素領域中に含まれる特徴線を検出する複数種類の空間フィルタを有している。キー信号算出回路55は、この空間フィルタの出力結果を用いて特徴線の種類を特定し、当該種類に応じたキー値( $V_k$ )を算出するものである。

【0099】キー信号算出回路55が備える空間フィルタを図11に模式的に示す。この空間フィルタ(重みマスク)61は、3×3画素領域における各画素データに一对一対応するフィルタ係数 $A(i, j)$ ( $i, j: -1, 0, 1$ の何れか)を備えている。図11には、空間フィルタ61の各画素に対応するフィルタ係数 $A(i, j)$ が表示されている。この空間フィルタ61の3×3のフィルタ係数の配列と、図7に示す3×3画素配列とは一対一で対応する。このような空間フィルタ61は、3×3画素領域中の中央部の着目画素に関して、この領域内の全ての画素値に、当該画素値に対応するフィルタ係数 $A(i, j)$ を重み付け(乗算)して加算するという積和演算の実行機能をもつ。この種の空間フィルタの導入により、入力画像データの特徴線を検出でき、各特徴線に対応したキー信号を算出できるため、データ受信側において画像データの精度の良い再現が可能となる。

【0100】図12～図19は、各種の特徴線検出用の空間フィルタ61A～61Hを模式的に示す図である。空間フィルタ61A～61Hは、それぞれ、図11に示した配列に従って表示されるフィルタ係数を有する。空間フィルタ61A(図12)は着目画素を含む縦線を検出するもの、空間フィルタ61B(図13)は着目画素を含む横線検出用、空間フィルタ61C(図14)は着目画素を含む右下がり斜線検出用、空間フィルタ61D(図15)は着目画素を含む左下がり斜線検出用、空間フィルタ61E(図16)は着目画素を含む縦エッジ(縦境界線)検出用、空間フィルタ61F(図17)は

着目画素を含む横エッジ(横境界線)検出用、空間フィルタ61G(図18)は着目画素を含む右斜めエッジ

(右下がりの境界線)検出用、空間フィルタ61H(図19)は着目画素を含む左斜めエッジ(左下がりの境界線)検出用のものである。

【0101】上記特徴線を検出する検出回路としては、例えば、以上の各種の空間フィルタ61A～61Hの出力値と閾値とを比較する比較回路と、当該出力値が当該閾値以上の値をもつか否かを判定する判定回路と、この判定回路から出力された判定信号に基づいて特徴線検出の有無を識別する識別回路とを備えた構成が考えられる。

【0102】上記キー信号算出回路55を用いた本例4の処理内容を、図20のフローチャートを参照しつつ下に説明する。ステップST40では、データ出力側のキー信号算出回路55において、入力画像データに対して上記の各種空間フィルタ61A～61Hが適用される。次のステップST41では、各空間フィルタ61A～61Hの出力値に基づいて、縦線や横線などの特徴線が当該入力画像データに含まれているか否かが判定される。特徴線が検出されない場合、本例4の処理は終了するが、特徴線が検出された場合は、次のステップST42に処理が移行する。

【0103】ステップST42では、検出された特徴線の種類に応じてキー値( $V_k=0\sim7$ )が設定される。本例では、縦線検出でキー値 $V_k=0$ 、横線検出で $V_k=1$ 、右下がりの斜線検出でキー値 $V_k=2$ 、左下がりの斜線検出でキー値 $V_k=3$ 、縦エッジ検出でキー値 $V_k=4$ 、横エッジ検出でキー値 $V_k=5$ 、右斜めエッジ検出でキー値 $V_k=6$ 、左斜めエッジ検出でキー値 $V_k=7$ 、がそれぞれ設定される。

【0104】そして、ステップST43では、上述した通り、前記ステップST42で設定したキー値をもつキー信号と原画像形式データとをビット結合して得られる結合データが、第2出力データ処理部22Aから、メモリ・バス17、主メモリ19およびディスプレイ・インターフェース29を介して外部ディスプレイ・ドライバ回路30Aへ転送される。

【0105】次のステップST44では、データ受信側の画素補間回路59において、抽出されたキー値 $V_k$ が条件判定され、キー値 $V_k$ に応じて次のステップが選択される。すなわち、画素補間回路59は、キー値 $V_k$ が“0”、“1”、“2”、“3”、“4”、“5”、“6”、“7”の場合に応じて、それぞれ、ステップST45、ST46、

ST47, ST48, ST49, ST50, ST51, ST52の何れかの画素補間処理を選択して実行することになる。

【0106】以上のステップST45～ST51の各画素補間処理を実行する際に、画素補間回路59は、3×3画素領域の画素データの代わりに、図21に模式的に示す5×5画素領域の画像データ62を保持し参照して処理を実行する。図21に示す記号「X」、「Z」、「A」、「B」、「C」、「D」、「E」、「F」、「G」、「H」、「I」、「J」、「K」、「L」を付されたブロックはそれぞれ画素を表し、「Z」を付された中央の画素を着目画素とする表記法が採用される。ま

$$\begin{aligned} V_k=0: & \quad I_{Dz}=(I_{Do}+I_{Di})/2 \quad \cdots (21) \\ V_k=1: & \quad I_{Dz}=(I_{Df}+I_{Dg})/2 \quad \cdots (22) \\ V_k=2: & \quad I_{Dz}=(I_{Dc}+I_{Da}+I_{Dl}+I_{Dj})/4 \quad \cdots (23) \\ V_k=3: & \quad I_{Dz}=(I_{Db}+I_{De}+I_{Dh}+I_{Dk})/4 \quad \cdots (24) \\ V_k=4: & \quad I_{Dz}=\text{Median}(I_{Do}, I_{Df}, I_{Dg}, I_{Di}) \quad \cdots (25) \\ V_k=5: & \quad I_{Dz}=\text{Median}(I_{Dc}, I_{Da}, I_{Dl}, I_{Dj}) \quad \cdots (26) \\ V_k=6: & \quad I_{Dz}=(I_{Dc}+I_{Df}+I_{Dg}+I_{Di})/4 \quad \cdots (27) \\ V_k=7: & \quad I_{Dz}=(I_{Db}+I_{De}+I_{Dh}+I_{Dk})/4 \quad \cdots (28) \end{aligned}$$

【0109】上式(25)、(26)のMedian(X<sub>1</sub>, X<sub>2</sub>, X<sub>3</sub>, X<sub>4</sub>)は、引数X<sub>1</sub>～X<sub>4</sub>を昇順または降順に並べ替えたとき、その中央にくる数値(中央値)を算出する関数である。すなわち、引数X<sub>1</sub>～X<sub>4</sub>の中で中央値より小さな数値の個数と、中央値よりも大きな数値の個数とが等しくなる。例えば、Median(1,2,3,4)=2.5となる。

【0110】以下、上式(21)～(28)の処理内容を説明する。式(21)は、縦線検出を示すキー値に対応して、着目画素に対して縦線方向に隣接する「D」、「I」の画素の平均値を画素補間値I<sub>Dz</sub>として算出する式である。式(22)は、横線検出を示すキー値に対応して、着目画素に対して横線方向に隣接する「F」、「G」の画素の平均値を画素補間値I<sub>Dz</sub>として算出する式である。

【0111】また、式(23)は、右斜線(右下がりの斜線)検出を示すキー値に対応して、着目画素に対してその右斜線の両側に位置する「A」、「C」、「J」、「L」の画素の平均値を算出する式である。式(24)は、左斜線(左下がりの斜線)検出を示すキー値に対応して、着目画素に対してその左斜線の両側に位置する「B」、「E」、「H」、「K」の画素の平均値を算出する式である。

【0112】また、式(25)、(26)は、縦エッジ検出または横エッジ検出を示すキー値に対応して、着目画素に対してその縦エッジ方向および横エッジ方向に隣接する「D」、「I」、「F」、「G」の画素の中央値を算出する式である。

【0113】そして、式(27)、(28)は、右斜めエッジ検出または左斜めエッジ検出を示すキー値に対応して、着目画素に隣接し且つ両エッジ方向の両側に位

た、画素補間処理で参照される画素値を、I<sub>Dx</sub>, I<sub>Da</sub>, I<sub>Db</sub>, I<sub>Dc</sub>, I<sub>Dd</sub>, I<sub>De</sub>, I<sub>Df</sub>, I<sub>Dg</sub>, I<sub>Dh</sub>, I<sub>Di</sub>, I<sub>Dj</sub>, I<sub>Dk</sub>, I<sub>Dl</sub>で表し、画素補間値をI<sub>Dz</sub>で表すものとする。ここで、画素値I<sub>Dα</sub>の下付記号「α」が画素を表現する。例えば、画素値I<sub>Da</sub>は「A」を付された画素の値である。

【0107】ステップST45～ST51の各画素補間処理の内容を次式(21)～(28)に示す。各式には対応するキー値V<sub>k</sub>が付されている。

【0108】

【数5】

置する「D」、「F」、「G」、「I」の画素の平均値を算出する式である。

【0114】以上の式(21)～(28)を用いた画素補間処理の後、本例4のキー値算出処理と画素補間処理は終了する。

【0115】キー値算出処理と画素補間処理の例5。本例5では、キー信号算出回路55と画素補間部56とは、共に、図7に示す表記法に従った3×3画素領域の画素データを用いて処理を実行する。図22は、本例5におけるキー値算出処理と画素補間処理とを示すフローチャートである。

【0116】キー信号算出回路55は、まず、着目画素近傍の複数の周辺画素の平均値を算出し(ステップST60)、この平均値と着目画素の値との差分値D<sub>r</sub>を、次式(29)に従って算出する(ステップST61)。

【0117】

【数6】

$$D_r = D_z - (D_a + D_b + D_c + D_d) / 4 \quad \cdots (29)$$

【0118】次に、算出した差分値D<sub>r</sub>の再現レンジを所定範囲内に限定し(クリッピングし)(ステップST62)、その所定範囲を超える数値範囲を示すビットを削減するという右ビットシフト処理が実行される(ステップST63)。本例では、差分値D<sub>r</sub>が9ビットからなる場合、差分値D<sub>r</sub>の再現レンジを-16～+12に制限することで、差分値D<sub>r</sub>を5ビット長のデータにクリッピングすることとする。

【0119】次のステップST63では、更に、差分値D<sub>r</sub>に対して所定回数の右ビットシフトを施すことで、差分値D<sub>r</sub>の下位ビットが削減される。これは、ビットシフトした回数だけ2で除算することに等しい。これにより、前記ステップST62で5ビットに縮められた差

分値  $D_Y$  を右ビットシフトで更に 3 ビット長のデータに短縮できる。このようにしてビット長を縮められたデータの 2 の補数表現がキー信号として設定される。以下の表 1 に、10 進数表記の差分値  $D_Y$  と、10 進数表記の

キー値  $V_K$  と、このキー値  $V_K$  の 2 の補数表現とを示す。

【0120】

【表 1】

差分値 $D_Y$	キー値 $V_K$ (10 進数)	$V_K$ の 2 の補数表現 (2 進数; 3 ビット)
+12 ~ +255	+3	0 1 1
+8 ~ +11	+2	0 1 0
+4 ~ +7	+1	0 0 1
0 ~ +3, -1 ~ -3	0	0 0 0
-4 ~ -7	-1	1 1 1
-8 ~ -11	-2	1 1 0
-12 ~ -15	-3	1 0 1
-16 ~ -256	-4	1 0 0

【0121】このようにキー信号算出回路 55 は、着目画素について差分値  $D_Y$  を算出した後、表 1 に示すように、差分値  $D_Y$  の各数値範囲に対応した 3 ビットの値  $V_K$  をもつキー信号を算出して出力する。

【0122】次のステップ ST 63 では、上述した通り、前記ステップ ST 62 で設定したキー値をもつキー信号と原画像形式データとをビット結合して得られる結合データが、第 2 出力データ処理部 22A から、メモリ・バス 17、主メモリ 19 およびディスプレイ・インターフェース 29 を介して外部ディスプレイ・ドライバ回路 30A へ転送される。

【0123】次のステップ ST 64 では、データ受信側の画素補間回路 59 において、抽出されたキー信号に対して左ビットシフトを施して、5 ビット長のキー信号が生成される。続くステップ ST 65 では、その 5 ビット長のキー信号に対してビット拡張処理が施され、2 の補数表現の差分値  $D_Y'$  が生成される。例えば、キー信号

$$ID_z = (ID_A + ID_B + ID_C + ID_D) / 4 + D_Y' \quad \dots (30)$$

【0126】実施の形態 2 の変形例 1. 図 23 は、上記実施の形態 2 の変形例 1 に係るデータ転送システムを示す概略構成図である。図 23 に示すデータ転送システムの構成は、第 2 出力データ処理部 22B と外部ディスプレイ・ドライバ回路 30B とを除いて、図 1 に示したデータ転送システムの構成と同じである。従って、図 23 中、図 5 に示した符号と同一符号を付された機能ブロックは、図 5 に示した機能ブロックと略同一機能を有する。

【0127】上記実施の形態 2 では、第 2 出力データ処理部 22A は、キー信号と前記原画像形式データとをビット結合してバス 17 に出力して転送していたが、本変形例では、そのキー信号は前記原画像形式データの下部ビット位置である下部ビットに挿入される。すなわち、キー信号算出回路 55 が出力した 2 ビットのキー信号と上位 6 ビットの UV 信号とをビット結合することで、下

の値  $V_K$  が 2 の補数表現で「0 1 1」（10 進数で「+3」）の場合は、キー信号を 2 ビット左シフトした 5 ビット値は「0 1 1 0 0」、更に、この 5 ビット値をビット拡張した 8 ビット値  $V_K'$  は 2 の補数表現で「0 0 0 0 1 1 0 0」である。また、キー信号の値  $V_K$  が 2 の補数表現で「1 1 0」（10 進数で「-2」）の場合は、キー信号を 2 ビット左シフトした 5 ビット値は「1 1 0 0 0」、更に、この 5 ビット値をビット拡張した 8 ビット値  $V_K'$  は 2 の補数表現で「1 1 1 1 1 0 0 0」となる。

【0124】次のステップ ST 66 では、そのような 8 ビット値  $V_K'$  と画素データとを用いて、次式 (30) に従って補間画素値  $ID_z$  が算出される。以上で本例 5 のキー値算出処理と画素補間処理は終了する。

【0125】

【数 7】

位 2 ビットにキー信号を挿入された 8 ビットの UV 信号が生成され、サンプリング回路 23 へ出力される。輝度信号である Y 信号ではなく、色差信号である UV 信号の下位ビットにキー信号を挿入する理由は、Y 信号よりも UV 信号の方が人間の視覚感度への影響が小さいためである。

【0128】また、データ受信側の画素補間部 56 の概略構成を図 24 に示す。この画素補間部 56 は、転送された原画像形式データ 44B の 3×3 画素領域の画素データを保持するレジスタ群 50 と、FIFO メモリ 51、52 と、画素補間回路 65 とを有している。画素補間回路 65 は、レジスタ群 50 の各レジスタ 50A ~ 50I から導出される 8 ビット長の画素データを、上位 6 ビットの画素データ 66、…、66 と下位 2 ビットのキー信号 67、…、67 とにそれぞれ分けて読み込み、画素補間処理を実行するものである。



【0129】このように、本変形例では、転送データのビット長を増大させることなくキー信号を転送できるため、バスの帯域の使用効率は損なわれず、主メモリ19のバッファ領域の使用量は増大しないという利点が得られる。

【0130】実施の形態3. 次に、本発明の実施の形態2の変形例2について説明する。図25は、本変形例2に係るデータ転送システムを組み込んだデジタル・カメラ2の全体構成図である。上記実施の形態1, 2では、撮像した画像データが高品位ディスプレイ36に転送され表示されていたのに対し、本実施の形態3では、撮像した画像データは色面順次駆動のEVF71に転送され表示される。

【0131】本変形例2のデータ転送システムは、上記した転送制御部、第2出力データ処理部22C、ディスプレイ・インターフェース29Aおよび外部ディスプレイ・ドライバ回路(EVFインターフェース)70を備えている。第2出力データ処理部22Cは、上記実施の形態1, 2における第2出力データ処理部22または22Aの機能と略同一機能を有し、ディスプレイ・インターフェース29Aは上記実施の形態1, 2におけるディスプレイ・インターフェース29の機能と略同一機能を有する。

【0132】デジタル・カメラ2がファインダー動作モードにある時には、第2出力データ処理部22Cには、画像処理部20から、YUV422信号のフレームが連続的に入力している。第2出力データ処理部22Cは、そのYUV422信号を原画像形式データに変換してメモリ・バス17に出力する。ここで原画像形式データと共にキー信号が生成されメモリ・バス17に出力されてもよい。

【0133】CPU28やDMAコントローラ(図示せず)などの転送制御部は、メモリ・バス17に出力された原画像形式データ72を、メモリ・バス17と主メモリ19の第2バッファ19bとを介してディスプレイ・インターフェース29Aに転送する。

【0134】ディスプレイ・インターフェース29Aは、転送された原画像形式データを取り込み、所定のタイミングで外部ディスプレイ・ドライバ回路70に出力する。このディスプレイ・インターフェース29Aは、図26に示すように、ディスプレイ・インターフェース29Aから入力した原画像形式データ74をバッファリングするメモリ回路77と、このメモリ回路77から出力されたデータを画素補間する画素補間部80と、色空間変換を実行する色空間変換部81と、3チャンネルのD/A変換器82, 83, 84とを備えている。この画素補間部80は、上記実施の形態1, 2における画素補間部31, 56または64の機能と略同一機能を有する。よって、画素補間部80, 色空間変換部81およびD/A変換器82~84からなる回路30Cは、上記実

施の形態1, 2に係る外部ディスプレイ・ドライバ回路30, 30A, 30Bの機能と略同一機能を有する。

【0135】メモリ回路77は、入力する原画像形式データ74をフレーム単位またはフィールド単位で交互に格納する2種類のバッファ領域78A, 78Bを備えると共に、一方のバッファ領域に画素データを記憶している期間に他方のバッファ領域から記憶済みの画素データをフレーム単位またはフィールド単位で色面順次形式で読み出して出力する書き込み/読み出し制御部76, 79を備えている。このような構成により、色ズレや位置ズレなどの画質劣化が抑えられた色面順次データを生成できる。

【0136】尚、上記主メモリ19の第2バッファ19bから色面順次データを高速に読み出せば、外部ディスプレイ・ドライバ回路70はフィールドバッファ78A, 78Bをもつ必要がなくなり、外部ディスプレイ・ドライバ回路70で点順次一面順次変換を行う必然性はなくなるが、かかる場合は、メモリ・バス17上のデータのトランザクションが増加してしまう。従って、本実施の形態のように、外部ディスプレイ・ドライバ回路70がフィールドバッファ78A, 78Bを有し点順次一面順次変換を行うことで、メモリ・バス17上のトランザクションを小さく抑えることが可能となる。

【0137】また、CCD撮像センサ12がインターレース形式のデータを出力し、EVF71がプログレッシブ形式に対応している場合、外部ディスプレイ・ドライバ回路70は、入力するインターレース形式のデータをプログレッシブ形式のデータに変換する機能をもつことが望ましい。尚、インターレース形式とは、各フレームが偶数番目ラインからなるフィールドと奇数番目ラインからなるフィールドとに分かれて出力される形式をいう。

【0138】以上、本発明の実施の形態1~3について説明した。上記実施の形態1~3に係るデータ転送システムはデジタル・カメラに対して適用されていたが、本発明では、デジタル・カメラに限定的に適用される必要は無く、画像データを処理するあらゆる回路に適用され得る。

【0139】

【発明の効果】以上の如く、本発明の請求項1に係るデータ転送システムおよび請求項24に係るデータ転送方法によれば、画像データは、1画素につき1成分のみを有する原画像形式データに変換された後に伝送路上を伝達し、データ受信装置で受信された後に画素補間を施されて転送前の形式のデータに復元され得ることから、画像データを少ない容量で高速に転送できる。よって、1フレーム当たりまたは1フィールド当たりのデータ転送量と転送レートとを抑制できることから、伝送路の帯域の使用効率の向上と電力消費量の低減とが可能となる。

【0140】請求項2および請求項25によれば、バッ

ファ・メモリに一時記憶されるデータは比較的小容量の原画像形式データであるため、当該バッファ・メモリのメモリ使用量は少なくなる。よって、バッファ・メモリの記憶容量を抑えて回路規模を縮小し、低廉で且つ低電力消費量のデータ転送システムを実現することが可能となる。

【0141】請求項3によれば、比較的大容量の主メモリを、上記データ出力装置と上記データ受信装置間において転送データを一時記憶するバッファとして利用するため、専用のメモリを組み込まずに大容量のデータ転送ができる。

【0142】請求項4によれば、当該データ受信装置の出力先が対応しているフォーマットに合わせて色空間を変換した画像データを供給することが可能となる。

【0143】請求項5によれば、通常解像度のほぼ倍程度の解像度を有する高品位ディスプレイに画像データを出力する場合でも、伝送路の帯域の使用効率の向上と電力消費量の低減とが可能となる。

【0144】請求項6によれば、色ズレや位置ズレなどの画質劣化を防ぐべくフレーム・レートを高めた色面順次ディスプレイに対しても、伝送路の帯域の使用効率の向上と電力消費量の低減とが可能となる。

【0145】請求項7によれば、色ズレや位置ズレなどの画質劣化が抑えられた画像データを色面順次ディスプレイに供給することが可能となる。

【0146】請求項8によれば、フレーム・レートを向上させて色ズレや位置ズレなどの画質劣化の発生を抑制することが可能となる。

【0147】請求項9によれば、プログレッシブ形式のディスプレイに対応した画像データを供給できる。

【0148】請求項10および請求項26によれば、上記データ出力装置における間引き部は、入力画像データを間引いて画像情報を削減することで画質が劣化した原画像形式データを生成しているが、上記キー信号算出部は、入力画像データを間引く前に着目画素と周辺画素との関連状態の情報を得てこれをキー信号に含める。上記データ受信装置では、画素補間部は、そのキー信号から得られる関連状態に応じた画素補間処理を実行できるため、画像情報の再現性が高く、画質劣化を最小限に抑えることが可能となる。

【0149】請求項11によれば、簡易且つ確実な方法でキー信号をデータ受信装置に転送できる。

【0150】請求項12によれば、転送データのビット長を増大させることなくキー信号を転送できるため、伝送路の帯域の使用効率は損なわれず、上記バッファ・メモリの使用量は増大しないという利点が得られる。

【0151】請求項13、14、15によれば、入力画像データ中の着目画素と周辺画素との間の関連状態を表す差分絶対値に応じて両者間の関連状態を示すキー信号を生成できる。データ受信装置では、画素補間部によ

り、そのキー信号の値に応じた画素補間処理が行われるため、間引き前の入力画像データに近い画像データを精度良く再現することが可能となる。

【0152】請求項16、17、18、19、20、21によれば、入力画像データの特徴線に対応したキー信号を算出するため、データ受信装置側において、画像データを精度良く再現することができる。

【0153】請求項22によれば、データ出力側においては、間引き部で間引かれる成分をキー信号に変換して転送でき、データ受信側の画素補間部においてはそのキー信号から着目画素に欠けている成分を直接復元できることから、画像情報の再現性を向上できる。

【0154】請求項23によれば、デジタル・カメラの画像処理に伴うデータ転送の効率向上が可能となる。

【図面の簡単な説明】

【図1】本発明の実施の形態1に係るデータ転送システムを組み込んだデジタル・カメラの全体構成図である。

【図2】実施の形態1に係るデータ転送システムの概略構成を示す機能ブロック図である。

【図3】1フレームの原画像形式データの例を模式的に示す図である。

【図4】実施の形態1に係るデータ転送システムの画素補間部を示す概略構成図である。

【図5】本発明の実施の形態2に係るデータ転送システムの概略構成を示す機能ブロック図である。

【図6】実施の形態2に係るデータ転送システムの画素補間部を示す概略構成図である。

【図7】3×3画素領域の画像データを示す模式図である。

【図8】キー値算出処理と画素補間処理の例1を示すフローチャートである。

【図9】キー値算出処理と画素補間処理の例2を示すフローチャートである。

【図10】キー値算出処理と画素補間処理の例3を示すフローチャートである。

【図11】キー信号算出回路が備える空間フィルタを模式的に示す図である。

【図12】特徴線検出用の空間フィルタを模式的に示す図である。

【図13】特徴線検出用の空間フィルタを模式的に示す図である。

【図14】特徴線検出用の空間フィルタを模式的に示す図である。

【図15】特徴線検出用の空間フィルタを模式的に示す図である。

【図16】特徴線検出用の空間フィルタを模式的に示す図である。

【図17】特徴線検出用の空間フィルタを模式的に示す図である。

【図18】特徴線検出用の空間フィルタを模式的に示す

図である。

【図 19】特徴線検出用の空間フィルタを模式的に示す図である。

【図 20】5×5画素領域の画像データを示す模式図である。

【図 21】キー値算出処理と画素補間処理の例 4 を示すフローチャートである。

【図 22】キー値算出処理と画素補間処理の例 5 を示すフローチャートである。

【図 23】実施の形態 2 の変形例に係るデータ転送システムを示す概略構成図である。

【図 24】実施の形態 2 の変形例に係るデータ転送システムの画素補間部を示す概略構成図である。

【図 25】本発明の実施の形態 3 に係るデータ転送システムを組み込んだデジタル・カメラの全体構成図である。

【図 26】外部ディスプレイ・ドライバ回路の概略構成図である。


【図 27】従来のデジタル・カメラの概略構成を示す機能ブロック図である。

【符号の説明】


1, 2 デジタル・カメラ

- 10 入射光
- 11 光学系
- 12 CCD 撮像センサ
- 13 アナログ信号処理部
- 14 A/D変換器
- 15 主回路
- 16 タイミング・ジェネレータ
- 17 メモリ・バス
- 18 主処理部
- 19 主メモリ
- 20 画像処理部
- 21 第 1 出力データ処理部
- 22, 22A, 22B 第 2 出力データ処理部
- 23 サンプリング回路
- 24 出力制御回路
- 25 ビデオ・エンコーダ
- 26 カード・インターフェース
- 28 CPU
- 30, 30A 外部ディスプレイ・ドライバ回路
- 36 高品位ディスプレイ
- 37 LCD


【図 1】




【図 3】




【図 7】



【图 12】




【図 6】



【圖 17】

【図 5】




【図 18】

0	1	1
-1	0	1
-1	-1	0


【図 19】

1	1	0
1	0	-1
0	-1	-1


【図 8】




【図 9】




【図 22】




【図 26】




【図 10】




【図 20】




【図 21】




【図 23】




【図 24】



【図 25】



【図 27】



フロントページの続き

(51) Int. Cl.<sup>7</sup>

G 0 9 G 3/20

識別記号

6 1 1

6 1 2

6 2 2

6 3 1

6 3 2

6 5 0

F I

G 0 9 G 3/20

テーマコード\* (参考)

6 1 1 A 5 C 0 8 0

6 1 2 U

6 2 2 R

6 3 1 B

6 3 1 D

6 3 2 C

6 5 0 E

3/36

3/36

F ターム (参考) 5B047 AA07 AB04 BB04 BC23 CA23  
 DC20 EA07 EA09 EB07 EB17  
 5B061 BA03 DD09 RR02  
 5B069 AA01 BA03 BC02 LA02  
 5C006 AC24 AC29 AC30 AF04 AF06  
 AF24 AF26 AF44 AF47 AF51  
 AF53 AF54 AF78 BB29 BF02  
 BF09 EA01 FA41 FA47  
 5C065 AA01 BB48 CC03 CC07 CC09  
 GG05 GG13 GG17 GG18 GG22  
 GG32 GG44  
 5C080 AA10 BB05 CC03 DD22 DD26  
 EE19 GG12 GG17 JJ02 KK43



**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record**

**BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS

☐ IMAGES CUT OFF AT TOP, BOTTOM OR SIDES

☒ FADED TEXT OR DRAWING

☒ BLURRED OR ILLEGIBLE TEXT OR DRAWING

☐ SKEWED/SLANTED IMAGES

☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS

☐ GRAY SCALE DOCUMENTS

☐ LINES OR MARKS ON ORIGINAL DOCUMENT

☐ REFERENCE (S) OR EXHIBIT (S) SUBMITTED ARE POOR

☐ OTHER: \_\_\_\_\_

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox**